Algunas consideraciones termodinámicas en la determinación del límite de la tecnología de silicio

 En trabajos anteriores, para determinar el límite temporal de la tecnología de silicio se utilizó, en primer lugar la ley de Moore, una ley empírica que dejó de cumplirse hace algún tiempo considerándose más exacta la densidad de transistores medida en millones de transistores partido por milímetro cuadrado. Sin embargo, esta última aproximación no tuvo en cuenta un aspecto fundamental, como es la disipación de potencia y el límite de potencia que podría soportar un chip con un disipador adecuado. Esta restricción energética, podrá ayudar a determinar con más precisión el límite temporal de la tecnología de silicio,

En cuanto al límite dimensional parece igualmente confirmarse el límite de 1 nanómetro determinado en trabajos anteriores, desde el punto de vista de la física teórica, esto es, de las consideraciones de Feynman que establecen que un transistor podría construirse con 4 átomos de silicio, lo que supondría una dimensión por transistor de 1 nanómetro.

Sin embargo, es necesario tener en cuenta que cualquier chip que se construyera con una densidad de transistores superior a la densidad máxima se derretiría al encenderlo.

Se va a obtener en primer lugar la potencia máxima admisible por milímetro cuadrado para el caso del silicio.

Se parte, de los siguientes datos correspondientes al silicio:

Su temperatura de fusión asciende a 1414 C y por tanto a 1687 K

Calor específico	700 J/(K·kg)

Y su densidad asciende a:

Densidad	2330 kg/m3

Utilizando la definición de calor específico esto es la cantidad la cantidad de calor que se requiere para que una unidad de una sustancia, en este caso el silicio, incremente su temperatura en una unidad de grado;

Ce = Q/(m*T) se tendría:

Q =m * Ce *T

Considerando la densidad del silicio en vez de la masa, se tendría el calor por unidad de volumen:

Qv = densidad * Ce *T

Si el silicio llegase a su punto de fusión, la cantidad de calor por unidad de volumen sería:

Qv = 2330 * 700 * 1687 = 2.571.497.000 J/m3

Evidentemente por mm3 la Qv sería = 2,571497 J/mm3

La potencia disipada sería P = Qv/t; considerando la potencia disipada en un segundo:

P= 2,571497 W/mm3 

Considerando un chip de 1 mm por 1 mm y 1 mm de alto, se tendría una potencia disipada por unidad de superficie igual a

P = 2,571497 W/mm2

Cada transistor disipa una Potencia igual a:

E = 1/2 C V2 ya que cada transistor CMOS se comporta como un condensador que cuando se carga, bit =1 y cuando se descarga bit = 0; en un anexo se demuestra la fórmula de la potencia de un condensador que modeliza la carga y descarga del transistor CMOS.

Considerando la capacidad típica de un transistor CMOS en 5 femtofaradios = 5 * 10 ^-15

Si V es un valor típico de  5 V, se tiene para cada transistor:

E = 6,25 * 10^-14  J

Si ahora, se considera una frecuencia de reloj típica de 5 GHz y se multiplica por el número de transistores por mm2:

MTr/mm2 *  E (J) * f (1/s) = Watios totales / mm2

MTr/mm2 = 2,571497/(6,25 * 10^-14 * 5 * 10 ^ 9) = 8804,79 MTr/mm2

1 nm